SK海力士在台北国际电脑展展示HBM4E 48GB 12层堆叠 单颗带宽达4TB/s

据介绍，本次展出的HBM4E单颗芯片采取32Gb芯粒，比拟HBM4在裸片密度上晋升约33%。在堆叠构造上，HBM4E经由过程12层堆叠即可实现48GB容量，而此前要达到一致容量平日须要16层堆叠，这意味着在保持容量不变的前提下，有望降低封装高度与复杂度，为体系设计留出更多余地。在机能方面，HBM4E单引脚速度最高可达16Gbps，比拟HBM4晋升约37%，单颗带宽可达到4TB/s，创下该类产品的带宽新高。

业内人士指出，英伟达Rubin以及AMD MI400系列等新一代AI数据中间GPU，将在本年陆续采取HBM4内存筹划，而HBM4E则被视为后续产品的进级偏向。SK海力士此次在展会提前展示HBM4E样品，注解其鄙人一阶段HBM竞争中的积极构造。该公司估计，HBM4E起首将会涌如今筹划于来岁推出的英伟达Rubin Ultra GPU上，后续一代的产品则可能采取多GPU与HBM4E芯粒的高密度封装，以进一步拉高AI算力与内存带宽上限。

从技巧演进路径看，HBM4E延续了HBM家族在带宽与能效方面的迭代思路。此前的HBM3E在36GB、12层堆叠设备下，已实现了每颗1.2TB/s级其余带宽和功耗改进，而HBM4在48GB、16层堆叠形态下进一步进步了针脚速度与总体带宽。当前颁布的参数显示，HBM4E在雷同48GB容量下，经由过程更高的单芯密度与12层堆叠设计，实现了带宽和功耗效力的同步晋升，有助于在AI推理和练习等高负载场景中缓解内存瓶颈。

除了HBM产品线，SK海力士还在展会同期披露了针对AI时代的新型堆叠式NAND筹划“AI-N B”。该筹划借鉴HBM的通孔硅穿接（TSV）堆叠思路，将多层NAND芯片纵向堆叠，以实现“HBM级带宽、SSD级容量”的组合才能，目标是为大年夜范围AI推理供给更高吞吐的存储体系，同时缓解当前高带宽存储供给重要带来的家当压力。这一思路与业内其他厂商提出的HBF和Z-Angle等技巧路径有必定类似之处，均试图经由过程三维堆叠与高速互连，弥合高带宽内存与大年夜容量存储之间的机能与成本鸿沟。

在客户端与终端侧产品方面，SK海力士也展示了多款面向“AI PC”的新品，个中包含基于1cnm工艺的96GB LPCAMM2内存模组。该模组采取LPDDR5X标准，传输速度最高可达9.6Gbps，估计将于本年晚些时刻随新一代AI PC平台一同推向市场。在固态存储范畴，公司展出了V9 NAND系列，供给QLC与TLC两种颗粒形态，单颗容量最高可实现2TB，并可封装为紧凑型cSSD产品，主打小型化设计与高能效，并采取无DRAM架构以进一步优化成本与功耗表示。

总体来看，从HBM4E到堆叠式NAND，再到高密度LPCAMM2与V9 NAND SSD，SK海力士在本届台北国际电脑展上集中展示了其环绕AI数据中间与AI PC两大年夜应用偏向的完全存储构造。在AI算力与存储需求同步爆发的背景下，新一代高带宽、高密度、低功耗存储产品将成为GPU等计算芯片释放机能的关键支撑，而HBM4E样品的初次公开表态，也被视为下一轮HBM技巧竞争的重要旌旗灯号。