X3D最终形态：AMD筹划堆叠L2缓存 能效延迟双重飞跃

今朝的3D V-Cache主如果经由过程在核心上方或下方堆叠额外的L3缓存来晋升机能，而新专利显示，AMD正在摸索将堆叠技巧引入距离CPU核心更近、响应更快的L2缓存。

这注解堆叠L2缓存不仅可以供给更高的容量，还可以实现与典范平面办法类似或更好的周期延迟，此外AMD还提到，这种架构具有明显的节俭功耗优势。

示例图显示，AMD假想了一种多层堆叠构造，基本层连接计算核心与缓存模块，上方可持续叠加多层缓存Die，例如经由过程四组512KB区域构成的2MB L2模块，甚至可以进一步扩大至4MB。

堆叠办法应用了与3D V-Cache雷同的道理，经由过程硅通孔（TSV）将L2/L3堆叠连接到基本芯片和计算复合体，设备在堆叠缓存体系的中间垂直偏向，CCC控制数据输入和输出。

在论文中，AMD应用平面1 MB和2 MB L2缓存设备作为示例指出，平面设备的1 MB L2缓存的典范延迟为14个周期，而堆叠的1 MB L2缓存的延迟为12个周期。